インド電子・情報技術省(MeitY)は4月24日、同省が支援するインド工科大学マドラス校(IIT-M)のCoE-CPPICで開発された国産シリコンフォトニクス技術ソリューション2件を発表した。

(出典：PIB)

発表されたのは、フォトニクスチップ製造向けのシリコンフォトニクス・プロセス設計キット(PDK)と、プログラマブル・フォトニック集積回路(PPIC)の汎用パッケージ型テストエンジンである。発表は、MeitYのS・クリシュナン(S. Krishnan)事務次官が、同省のアミテシュ・シンハ(Amitesh Sinha)副次官兼インド半導体ミッション(ISM)最高経営責任者、IIT-Mのシャンティ・バッタチャリヤ(Shanti Bhattacharya)教授らの立会いの下で行った。本成果はシリコンフォトニクス技術主権の重要な節目であり、インドのフォトニクス研究開発コミュニティに向けた共有の国家施設として機能する。

PDKは50以上の検証済みコンポーネントを備え、産業界、スタートアップ、学術機関、防衛研究開発機関によるフォトニックIC開発を可能にする基盤を提供する。一方、PPICテストエンジンはフォトニクスおよびオプトエレクトロニクスモジュールの自動特性評価プラットフォームである。

クリシュナン事務次官は、CoE-CPPICにおける次段階の技術開発の開始も発表し、「インドのシリコンフォトニクスは世界最先端の水準に達しています」と述べ、ISMの下でのシリコンフォトニクス製造施設の設立の必要性を指摘した。シンハ氏は、同技術が古典領域および量子領域の双方に応用可能であり、ISM2.0の研究開発部門の支援により、さらなる技術改良と製品開発が可能になると説明した。

CoE-CPPICSの主任研究者であるビジョイ・クリシュナ・ダス(Bijoy Krishna Das)教授は、「本年度第3四半期から、当センターはシリコンフォトニクスのマルチプロジェクトウェハ(MPW)製造を可能にし、包括的な試験、パッケージング、モジュール特性評価を提供します」と述べた。

サイエンスポータルアジアパシフィック編集部