韓国科学技術院(KAIST)は1月8日、材料科学・工学科(Department of Materials Science and Engineering)のシン・ビョンハ(Byungha Shin)教授がIBM社のトーマス・J・ワトソン研究所(T. J. Watson Research Center)との共同研究で、半導体内部の電気の流れを妨げる欠陥と電荷キャリア輸送特性を同時に検出する新たな測定技術を開発したと発表した。研究成果は学術誌Science Advancesに掲載された。

シン・ビョンハ(Byungha Shin)教授(左)と研究チームメンバーら

半導体はメモリチップや太陽電池などに使用されており、内部に電気の流れを妨げる目に見えない電子トラップが存在することがある。研究チームは、この電子トラップを既存の技術より約1000倍高い感度で検出できる新たな手法を開発した。これは半導体の性能と寿命を向上させると共に、電子トラップ源の正確な特定を可能にすることで開発時間とコストの削減を可能にする。

研究チームは、半導体の分析で長年用いられてきたホール測定に着目した。ホール測定は電磁場を用いて電子の運動を解析する手法である。この測定に制御された光照射と温度変化を与えることで、従来の手法では得られなかった情報を引き出すことに成功した。この手法の最大の利点は、単一の測定から複数の情報が同時に得られることである。電子の移動速度や生存時間、移動距離の評価だけでなく、電子の流れを妨げるトラップの特性も把握することができる。

研究チームはシリコン半導体を用いてこの技術の精度を検証し、次世代太陽電池材料として注目されるペロブスカイトに応用した。その結果、既存の手法では検出困難だった極微量の電子トラップを捕捉することに成功し、従来の手法の約1000倍の感度を実現した。

同教授は、「この研究は、半導体内の電気輸送とその妨げ要因を単一の測定で同時に解析できる新しい手法を提示しました」と述べ、「この測定技術は、メモリ半導体や太陽電池を含むさまざまな半導体デバイスの性能や信頼性の向上にとって重要なツールになります」と研究成果の意義を強調した。

Conceptual Diagram of the Evolution of Hall Characterization (Analysis) Techniques

Conceptual Diagram of Charge Transport and Trap Characterization Using Photo-Hall Measurements (AI-generated image)
(出典：いずれもKAIST)

サイエンスポータルアジアパシフィック編集部