韓国の浦項工科大学校(POSTECH)は6月1日、同大学の研究チームが、半導体の電流経路である超薄型テルル(Te)チャネルの電極接触部だけを厚くする局所的厚さ制御により、薄型化に伴って接触抵抗が増大する｢超薄型化のジレンマ｣を克服する技術を開発したと発表した。研究成果は学術誌ACS Nanoに掲載された。

人工知能(AI)や高性能コンピューティングの発展で半導体が処理するデータ量が急増し、計算を担うロジックとデータを保存するメモリーの間で生じる時間・エネルギー損失が課題となっている。ロジックとメモリーを垂直に積み重ねる3次元集積構造では、400℃未満でも安定動作するデバイスが必要であり、Teは高い電荷移動度、室温安定性、低温プロセス適性から有力なチャネル材料とみられている。一方、狭いバンドギャップのため、オフ状態でも電流が漏れるリーク電流が生じやすく、電子輸送を精密に制御するにはチャネルを5nm未満に薄くする必要があった。

(出典：POSTECH)

しかし、チャネルを薄くし過ぎると、金属電極と半導体界面で電子輸送が強く制限される。金属と半導体の間で電子が越える必要があるショットキー障壁が大きくなり、リーク電流は抑えられても接触抵抗が増え、デバイス性能が低下するためだ。POSTECH電気工学科・半導体工学科のイ・ビョンフン(Byoung Hun Lee)教授が率いる研究チームは、このジレンマを克服するため、シリコンプロセスで従来用いられてきたレイズドソース・ドレイン(RSD)構造を応用し、電流が出入りするソースとドレインだけにTeを追加堆積して厚くした。電流が流れるチャネルは4nmに保ち、金属電極との接触部を厚くすることで、接触抵抗は97.5kΩ·µmから1.7kΩ·µmへ50分の1に低下し、-196℃ではオン状態電流が17倍以上に増加した。

同教授は｢チャネルを薄くすると抵抗が高くなるという超薄型半導体の慢性的なジレンマを、局所的厚さ制御という新しいバンドエンジニアリング手法で突破しました。この技術はTeだけでなく、さまざまな2次元・超薄型半導体デバイスの性能向上に広く適用でき、次世代3次元集積回路の実現を加速すると期待しています｣と述べた。

サイエンスポータルアジアパシフィック編集部